Max Ii Epm240t100c5

El chip MAX II EPM240T100C5N es un dispositivo lógico programable complejo (CPLD) de la familia MAX II de Intel. Este dispositivo tiene 192 macrocélulas y una memoria flash de usuario de 8 Kb. El chip está basado en un proceso de revestimiento metálico de 6 capas de 0,18 µm y tiene una velocidad máxima de 201,1 MHz 345. El chip tiene un total de 80 entradas/salidas y puede ser alimentado con voltajes internos de 2,5V o 3,3V 5. El tiempo de retardo máximo del chip es de 4,7 ns.

Este dispositivo, a diferencia de un FPGA permite el realizar un múltiple grabado de la memoria del circuito, pudiendo acceder al programa al instante y en caso de que tenga una interrupción de alimentación repentina, mantenga el programa en el mismo chip.

dimensiones: 70 (mm) x 50 (mm)

chip: epm240t100c5n

reloj de 50MHZ

incluye:

-placa de desarrollo CPLD MAX II

Su entorno de Programación es en Quartus II ya sea en VHDL o en VERILOG